• Document: Transistores de Efecto de Campo
  • Size: 158.47 KB
  • Uploaded: 2019-01-12 15:50:55
  • Status: Successfully converted


Some snippets from your converted document:

Transistores de Efecto de Campo El transistor de efecto de campo o simplemente FET (Field-Effect- Transistor) es un dispositivo semiconductor de tres terminales muy empleado en circuitos digitales y analógicos. Existen dos tipos de dispositivos MOSFET y JFET (Metal-Oxide-Semiconductor y Junction FET) Los Fet tienen la particularidad de ser de fabricación más simple y de ocupar menos espacio que los BJT. Se pueden encontrar chips de hasta 100.000 MOSFET en sus interior. Otra ventaja que tienen los MOSFET es que los resistores y condensadores se suplir con dispositivos MOS, por lo que la fabricación de circuitos integrados con ésta tecnología se ha difundido tanto. Especialmente para sistemas integrados de muy gran escala (VLSI). Los JFET tienen la característica de tener muy alta resistencia de entrada y muy bajo ruido por lo que se los emplea en procesamineto de señales. A diferencia del BJT tratado en la clase anterior el FET basa su funcionamiento en la aplicación de un campo eléctrico para gobernar el paso de la corriente eléctrica. De esta manera el FET funciona como una fuente de corriente con tensión controlada. Básicamente se lo puede considerar formado por un canal semiconductor dopado con alguna impureza, a los extremos de ese canal se depositan sendos conductores a los que se les aplicará un a diferencia de potencial que acelera los electrones en un sentido determinado. A por sobre y por debajo del canal se deposita un material semiconductor de distinto tipo que el del canal y a éstos se les adosa un conductor para polarizar la unión de semiconductores en inversa. En la siguiente figura vemos este diseño para un canal tipo n con el nombre de los terminales y el símbolo electrónico del mismo. Figura 3-3 Estructura y símbolo del transistor de efecto de campo de canal n (JFET) 1 Queda entonces definida la fuente (S) , el Drenaje (D) y la puerta (G) y las corrientes y tensiones asociadas a cada borne o par de ellos. De forma análoga se realiza la misma representación para un FET de canal tipo p en la figura siguiente: Figura 3-4 Estructura y símbolo del transistor de efecto de campo de canal p (JFET) Funcionamiento de JFET A manera de ejemplo veremos el dispositivo JFET de canal n en la configuración de fuente común (SPG). Como se muestra en la figura siguiente Figura 3-5 Transistor JFET de canal n en configuración de puerta común. Observemos que al conectar a un potencial positivo el drenaje con respecto al potencial de la fuente (tomado como referencia) los electrones circularán por el semiconductor en tanto haya niveles de conducción disponibles. La corriente 2 eléctrica se verá afectada sólo por la resistencia (ohmica) que opondrá el semiconductor a su paso. Pero en la medida que apliquemos un potencial polarizando en inversa la unión pn entre la fuente y la puerta generaremos un zona de deplexión alrededor de la misma cuyo tamaño dependerá de la diferencia de potencial en la juntura. En la figura se resalta la zona de deplexión generada al colocarle una tensión negativa a la(s) puerta(s). Se ve que la zona de deplexión no tiene igual tamaño todo a lo largo de la puerta, esto se debe a la caída de tensión a lo largo del semiconductor. El espesor de la zona de deplexión limita la región por donde pueden circular electrones en el semiconductor. Al haber menor cantidad de niveles de conducción será menor la corriente eléctrica, de tal manera la intensidad de la tensión de polarización inversa de la puerta regula el paso de corriente eléctrica por el canal. Hacia el drenaje. Si aumentamos la tensión inversa VSG llegaremos a algún valor tal Vp llamada tensión de estricción a la que el ancho del canal queda reducido a cero porque han sido eliminadas todas las cargas libres. Entonces la corriente de drenaje ID tomada como función de la tensión fuente drenaje VSD tendrá que parametrizarse en función de la tensión de polarización inversa VSG Descripción de la forma de fabricación del JFET con tecnología planar. Figura 3-6 Corte de un transistor JFET de canal n construido con tecnología planar. 3 Sobre un sustrato de semiconductor tipo p se hace la máscara fotolítica correspondiente ( Recordar como se hace) de manera de dejar expuesta sólo la parte a eliminar. Luego se inyecta el ácido que corroe la zona de nterés. Se lava el ácido y se deposita el material tipo n para hacer el canal. Se tapa la zona del canal con material fotolítico y se procede a quitar el material n sobrante. Se tapa la zona donde no se quiere dopar en exceso con impurezas pentavalentes y luego se satura el ambiente con la impureza correspondiente con temperatura y tiempo controlados para regular la profundidad de la difusión. Luego se hace lo propio con el material de dopado trivalente (tipo p), se orada, se agrega por e

Recently converted files (publicly available):